Please use this identifier to cite or link to this item: http://hdl.handle.net/1843/ESBF-A9EGUS
Full metadata record
DC FieldValueLanguage
dc.contributor.advisor1Roberto da Silva Bigonhapt_BR
dc.contributor.referee1Mariza Andrade da Silva Bigonhapt_BR
dc.creatorFabio Enrique Lacerda Florespt_BR
dc.date.accessioned2019-08-09T16:42:11Z-
dc.date.available2019-08-09T16:42:11Z-
dc.date.issued2016-02-29pt_BR
dc.identifier.urihttp://hdl.handle.net/1843/ESBF-A9EGUS-
dc.description.abstractFormal Methods is a group of system design techniques that use mathematics formalism to assist specification, development and verification steps. The approach can reduce specifications ambiguities and inconsistences, provide automatic automated code generation and automate verifying tasks, showing up as an alternative to achieve systems with higher correctness levels, especially in cases that failures can lead to major material and human losses. This study consists of an evaluation of formal methods in industry with a real case presentation of a formal verification software used in integrated circuits industry. Seeing that, are shown the concepts related to the field, the main specification and verification formal methods, the challenges faced by the methodology for establishing in the market and suggestions to overcome them. Finally, it is shown the Cadence Design Systemss formal verification software JasperGold Apps, its structure and implemented techniques, as well as the formal approach significance and benefits in hardware industry.pt_BR
dc.description.resumoOs métodos formais consistem em uma família de técnicas de elaboração de sistemas em que é aplicado o formalismo matemático na assistência às fases de especificação, desenvolvimento e verificação. A abordagem é capaz de reduzir ambiguidades e inconsistências da especificação, proporcionar geração automática de código e automatizar tarefas de verificação, se apresentando como uma alternativa para se alcançar sistemas com maior correção, especialmente em situações em que falhas podem causar grandes perdas financeiras e humanas. Este estudo consiste na avaliação dos métodos formais na indústria com a apresentação de um caso real de software de verificação formal utilizado na indústria de circuitos integrados. Para isso, são expostos os conceitos relativos ao tema, os principais métodos de especificação e verificação formal, os obstáculos enfrentados pela metodologia para se estabelecer no mercado e propostas para que esses desafios sejam vencidos. Por fim, é apresentado o software de verificação formal JasperGold Apps da Cadence Design Systems, sua estrutura e técnicas aplicadas, bem como a importância e os benefícios da abordagem formal na indústria de hardware.pt_BR
dc.languagePortuguêspt_BR
dc.publisherUniversidade Federal de Minas Geraispt_BR
dc.publisher.initialsUFMGpt_BR
dc.rightsAcesso Abertopt_BR
dc.subjectModel checkpt_BR
dc.subjectTheorem provingpt_BR
dc.subjectMétodos formaispt_BR
dc.subjectEspecificação formalpt_BR
dc.subjectVerificação formalpt_BR
dc.subject.otherDemonstração automatica de teoremaspt_BR
dc.subject.otherComputaçãopt_BR
dc.subject.otherEngenharia de softwarept_BR
dc.subject.otherProgramas de computador Verificaçãopt_BR
dc.titleVerificação formal na indústriapt_BR
dc.typeMonografias de Especializaçãopt_BR
Appears in Collections:Especialização em Informática

Files in This Item:
File Description SizeFormat 
monografia_fabioenrique_final.pdf2.35 MBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.