Please use this identifier to cite or link to this item: http://hdl.handle.net/1843/52456
Full metadata record
DC FieldValueLanguage
dc.contributor.advisor1Gilberto Medeiros Ribeiropt_BR
dc.contributor.advisor1Latteshttp://lattes.cnpq.br/1681880375960859pt_BR
dc.contributor.referee1Janaina Goncalves Guimarãespt_BR
dc.contributor.referee2José Alexandre Dinizpt_BR
dc.contributor.referee3Jhonattan Córdoba Ramírezpt_BR
dc.contributor.referee4Wagner Nunes Rodriguespt_BR
dc.creatorWellington de Oliveira Avelinopt_BR
dc.creator.Latteshttp://lattes.cnpq.br/5714230080065380pt_BR
dc.date.accessioned2023-04-25T17:13:18Z-
dc.date.available2023-04-25T17:13:18Z-
dc.date.issued2022-05-20-
dc.identifier.urihttp://hdl.handle.net/1843/52456-
dc.description.abstractArtificial intelligence (AI) applications are increasingly present and necessary, especially neural networks (NN). The limited scalability of CMOS (complementary metal-oxide-semiconductor) technology and the increasing computational complexity of these applications require more energy efficiency and scalable hardware implementations. The main computational primitives of NNs are multiply-and-accumulate operations that lead to a significant data movement between memory and processing unit on von Neumann-based computational architectures. A promising alternative is the mimicry of event-based computing, as in neuromorphic systems, co-locating memory and processing. New neurologic-inspired circuit elements represent a new alternative to achieve the much-desired computational efficiency of the brain, among them, a series of nanoscale devices, known as memristors, were proposed to be used as fundamental elements in the creation of artificial synapses and neurons. In this scenario, the efforts of this work aim to boost the implementation of memristor-based spiking neural networks (SNN) to technological maturity. This thesis focuses on constructive aspects of networks, highlighting methodologies for network element coupling, establishing satisfactory conditions to maximize efficiency in information processing and implementation of local training techniques. For this purpose, a testing platform and a graphical user interface environment were specially developed for a demonstration of a fully hardware neural network based on memristive synapses, neuron circuits from NDR devices (negative differential resistance) and complementary circuits. In addition, prototypical experiments were demonstrated to validate inference and learning in neural networks from these components.pt_BR
dc.description.resumoAs aplicações de inteligência artificial (IA) estão cada vez mais presentes e necessárias, principalmente as redes neurais (RN). A limitação no escalonamento da tecnologia CMOS (do inglês complementary metal-oxide-semiconductor) e a crescente complexidade computacional dessas aplicações exigem implementações de hardware mais energeticamente eficientes e escaláveis. As principais primitivas de computação de RNs são operações de multiplicações e acumulações que levam a um movimento significativo de dados entre memória e unidade de processamento nos sistemas computacionais baseados na arquitetura de von Neumann. Uma alternativa promissora é a mimetização da computação baseada em eventos, como em sistemas neuromórficos, colocalizando memória e processamento. Novos elementos de circuito inspirados no funcionamento neurológico representam uma nova alternativa para atingir a tão desejada eficiência computacional do cérebro, entre eles, uma série de dispositivos nanoescalares, conhecidos como memristores, foram propostos para serem usados como elementos fundamentais na construção de sinapses e neurônios artificiais. Nesse cenário, os esforços desse trabalho visam impulsionar a implementação de redes neurais por pulsos (RNP) com memristores à maturidade tecnológica. Essa tese foca em aspectos construtivos das redes, destacando metodologias para o acoplamento entre os elementos da rede estabelecendo condições satisfatórias para maximizar a eficiência no processamento da informação e implementação de técnicas de treinamento locais. Com esse propósito, uma plataforma de testes e um ambiente gráfico de interface com o usuário foram especialmente desenvolvidos e participaram na demonstração de uma rede neural inteiramente implementada em hardware a partir de sinapses memristivas, circuitos de neurônios a partir de dispositivos de NDR (do inglês negative differential resistance) e circuitos complementares. Ainda, experimentos prototípicos foram demonstrados para validar inferência e aprendizagem em redes neurais a partir desses componentes.pt_BR
dc.languageporpt_BR
dc.publisherUniversidade Federal de Minas Geraispt_BR
dc.publisher.countryBrasilpt_BR
dc.publisher.departmentENG - DEPARTAMENTO DE ENGENHARIA ELÉTRICApt_BR
dc.publisher.programPrograma de Pós-Graduação em Engenharia Elétricapt_BR
dc.publisher.initialsUFMGpt_BR
dc.rightsAcesso Abertopt_BR
dc.subjectInteligência artificialpt_BR
dc.subjectSistemas neuromórficospt_BR
dc.subjectMemristorespt_BR
dc.subjectRedes neurais por pulsospt_BR
dc.subjectTreinamento localpt_BR
dc.subjectTransportadores de corrente de segunda geraçãopt_BR
dc.subject.otherEngenharia elétricapt_BR
dc.subject.otherInteligência artificialpt_BR
dc.subject.otherRedes neurais (Computação)pt_BR
dc.titleImplementação de redes neurais por pulsos a partir de sinapses memristivaspt_BR
dc.title.alternativeSpiking neural network implementation from memristive synapsespt_BR
dc.typeTesept_BR
dc.identifier.orcidhttps://orcid.org/0000-0002-9273-9827pt_BR
Appears in Collections:Teses de Doutorado

Files in This Item:
File Description SizeFormat 
6.1 Tese - Wellington de Oliveira Avelino - PDFA.pdfTese doutorado - (tabulacao corrigida) -PDFA7.1 MBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.