Design of an embedded system architecture for a safety-critical system
Carregando...
Arquivos
Data
Autor(es)
Título da Revista
ISSN da Revista
Título de Volume
Editor
Universidade Federal de Minas Gerais
Descrição
Tipo
Dissertação de mestrado
Título alternativo
Primeiro orientador
Membros da banca
Hugo Daniel Hernandez Herrera
Henrique Resende Martins
Henrique Resende Martins
Resumo
Safety-critical systems consist of devices that must operate without failures, otherwise, it may result in death, significant property damage or environmental damage. Unmanned Aerial Vehicles (UAVs) are examples of such systems and their most critical subsystem is the flight controller. In view of its implementation, there is a demand for an embedded architecture capable of executing high computational cost control algorithms. Thus, this dissertation proposes an architecture that uses a development platform composed by a general purpose GPU while seeking to guarantee the dependability and the real-time requirements necessary for its operation. Initially, the architecture requirements were collected from a study of commercial aviation hardware and software safety standards, together with interviews with researchers involved in the design of a UAV. Based on the requirements obtained, a two-level hardware architecture was defined, consisting of a high performance hardware and a low performance hardware, which was specified according to the instrumentation communication requirements. The low performance hardware uses FreeRTOS and the high performance hardware, Ubuntu 18.04. In addition, in order to speed up the development, the ROS 2 was used on the high-performance platform. In order to increase the dependability of the architecture, three strategies were adopted: i) implementation of a simple control law on low performance hardware in case of high performance hardware failure; ii) implementation of the fault tolerance strategy called hot standby in the low level layer, eliminating a single point of failure; and iii) use of redundant bits to increase communication reliability between low performance hardware and high performance hardware. Finally, we perform a simulation using fault injection in a hardwarein-the-loop simulation environment to analyze: i) flight control system’s operation without hardware failure; ii) flight control system’s behavior against high performance hardware failures; and iii) flight control system’s behavior against low performance hardware failures.
Abstract
Os sistemas de segurança crítica consistem em dispositivos que devem
funcionar sem falhas, caso contrário, poderão resultar em mortes, danos materiais
significativos ou danos ao meio ambiente. Veículos Aéreos Não Tripulados (VANTs)
são exemplos de tais sistemas e seu subsistema mais crítico é o sistema de controle de voo. Tendo em vista a sua implementação, existe uma demanda por uma
arquitetura embarcada capaz de executar algoritmos de controle de alto custo
computacional. Assim, esta dissertação propõem uma arquitetura que utiliza uma
plataforma de desenvolvimento composta por uma GPU de propósito geral ao mesmo tempo buscando garantir a dependabilidade e o atendimento a requisitos de tempo real necessários para a sua operação. Inicialmente, os requisitos da arquitetura foram coletados a partir de um estudo sobre normas de segurança de hardware e software para aviação comercial, conjuntamente com a realização de entrevistas com pesquisadores envolvidos no projeto de um VANT. A partir dos requisitos obtidos, uma arquitetura de hardware de dois níveis foi definida composta por um hardware de alto desempenho e um hardware de baixo desempenho, cuja especificação foi guiada segundo os requisitos de comunicação com a instrumentação. O hardware de baixo desempenho utiliza o sistema operacional FreeRTOS e o hardware de alto desempenho, o Ubuntu 18.04. Além disso, tendo em vista o objetivo de agilizar o desenvolvimento, utilizou-se o framework de aplicações robóticas ROS 2 na plataforma de alto desempenho. Com o objetivo de aumentar a confiabilidade da arquitetura, três estratégias foram adotadas: i) implementação de uma lei de controle simples no hardware de baixo desempenho caso haja falha do hardware de alto desempenho; ii) implementação da estratégia de tolerância a falhas denominada "hotstandby" na camada de baixo nível, eliminando um ponto singular de falha; e iii) a utilização de bits redundantes para aumentar a confiabilidade de comunicação entre o hardware de baixo desempenho e o hardware de alto desempenho. Por fim, realizamos uma simulação usando injeção de falhas em um ambiente de simulação via Hardware-in-the-loop para analizar: i) funcionamento correto do sistema de controle de voo sem falhas de hardware; ii) comportamento do sistema de controle de voo perante a falhas do hardware de alto desempenho; e iii) comportamento do sistema de controle de voo perante a falhas do hardware de baixo desempenho.
Assunto
Engenharia elétrica, Veículo Aéreo Não Tripulado, Sistemas embutidos de computador, Sistemas de segurança
Palavras-chave
UAV, Embedded system, Safety-critical system
Citação
Departamento
Endereço externo
Avaliação
Revisão
Suplementado Por
Referenciado Por
Licença Creative Commons
Exceto quando indicado de outra forma, a licença deste item é descrita como Acesso Aberto