Please use this identifier to cite or link to this item: http://hdl.handle.net/1843/BUOS-8T2KLJ
Type: Tese de Doutorado
Title: Método de comando para conversores multiníveis com reduzido número de comutações: paralelismo de conversores estáticos
Authors: David Mattos Andrade Avila
First Advisor: Marcos Antonio Severo Mendes
First Co-advisor: Porfirio Cabaleiro Cortizo
First Referee: Lenin Martins Ferreira Morais
Second Referee: José Antenor Pomilio
Third Referee: Thierry Meynard
metadata.dc.contributor.referee4: Paulo Fernando Seixas
Abstract: Os inversores multiníveis são apropriados para aplicações de média tensão e alta potência, como FACTS e acionamento de motores elétricos de média tensão, devido às suas vantagens em relação aos inversores convencionais de dois níveis. Nestas aplicações as perdas por comutação e o compromisso entre estas e a distorção da tensão na saída são dois dos principais problemas a serem resolvidos. A redução da frequência de chaveamento como forma de redução das perdas por chaveamento provoca um aumento do conteúdo harmônico da tensão. Este trabalho apresenta um novo método de modulação, alternativo aos métodos convencionais normalmente usados: Modulação Por Largura de Pulso Vetorial (SV-PWM), PWM Senoidal (SPWM) e com redução seletiva de harmônicos (SHE). O método proposto permite reduzir as perdas por dissipação nas chaves mais solicitadas do inversor sem produzir uma elevação significativa da distorção harmônica da tensão de saída, além de apresentar um baixo custo computacional. Este método é aplicável a inversores com três níveis ou mais, de qualquer topologia. Suas vantagens em comparação ao método SV-PWM foram comprovadas através da simulação digital de um inversor NPC trifásico de 5 níveis acionando um motor de indução de 4,16kV e 0,5MW. Resultados experimentais utilizando-se um DSP acoplado a uma placa que emula o comportamento de um inversor de 5 níveis comprovaram os resultados obtidos através de simulação.
Abstract: Multi-level inverters are suitable for applications with medium voltage and high power due to its many advantages over conventional two level inverters. In these applications the switching losses on the main switches and the tradeoff between this switching losses and the total harmonic distortion (THD) in the output voltage constitute important problems to be solved. One usual approach to solve this problem is the reduction of the switching frequency which, in turn, increases the THD in the output voltage. This paper presents a new modulation method for multilevel inverters, alternative to the most important methods, like carrier-based Sinusoidal Pulse Width Modulation (SPWM), Space Vector Pulse Width Modulation (SV-PWM) and Selective Harmonic Elimination (SHE). The proposed method reduces the switching losses in main switches in comparison with SPWM and SV-PWM methods, without the disadvantages of the SHE method of high output voltage THD and high computational cost of online calculation of switching angles. The proposed method is suitable to multi-level inverters with three or more levels. Its advantages compared to the SV-PWM method were verified by digital simulation of a system composed by a NPC 5 levels inverter driving a 4.16 kV, 0.5 MW induction motor. Experimental results using a digital signal processor (DSP) verify the performance of the proposed algorithm.
Subject: Engenharia elétrica
language: Português
Publisher: Universidade Federal de Minas Gerais
Publisher Initials: UFMG
Rights: Acesso Aberto
URI: http://hdl.handle.net/1843/BUOS-8T2KLJ
Issue Date: 15-Feb-2012
Appears in Collections:Teses de Doutorado

Files in This Item:
File Description SizeFormat 
tese_de_doutorado_no_141_do_ppgee___david_mattos_de_andrade__vila.pdf5.89 MBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.