Please use this identifier to cite or link to this item: http://hdl.handle.net/1843/JCES-AVPN9B
Full metadata record
DC FieldValueLanguage
dc.contributor.advisor1Omar Paranaiba Vilela Netopt_BR
dc.contributor.referee1José Augusto Miranda Nacifpt_BR
dc.contributor.referee2Luiz Filipe Menezes Vieirapt_BR
dc.contributor.referee3Sergio Vale Aguiar Campospt_BR
dc.creatorLuiz Henrique Borges Sardinhapt_BR
dc.date.accessioned2019-08-11T03:52:16Z-
dc.date.available2019-08-11T03:52:16Z-
dc.date.issued2017-12-14pt_BR
dc.identifier.urihttp://hdl.handle.net/1843/JCES-AVPN9B-
dc.description.abstractIn beyond silicon research, Quantum-dot Cellular Automata (QCA) emerged as a can- didate for replacing the traditional CMOS logic circuits. QCA is a paradigm based on the exchange of information between cells that take advantage of Coulombs law. In this work, we present techniques that expand and accelerate the validation of de- signs created using QCADesigner simulator. The circuit is split into small independent regions which could be verified for common mistakes such as cell misplacements and synchronization issues. Those small circuits chops can also be arranged for parallel simulation allowing speed ups of approximately five times faster. The output from such devices can be used to build a model where logical prepositions could be evalua- ted. The entire process can vastly reduce the time for full circuitry validation and help adoption of the paradigm.pt_BR
dc.description.resumoNo campo de pesquisa pós-sílicio, o paradigma Autômatos Celulares com Pontos Quânticos (do inglês Quantum-dot Cellular Automata - QCA) surgiu como candidato para substituir os circuitos tradicionais CMOS. O QCA se baseia na transmissão de informações entre células tirando proveito de interações Coulombianas. Neste trabalho apresenta-se técnicas que tentam expandir e acelerar as possibilidades de validação de um circuito originalmente descrito usando a ferramenta QCADesigner. O circuito é dividido em várias partições menores independentes que podem ser verificadas por falhas comuns como malposição e falta sincronia. Essas mesmas fatias também podem ser arranjadas em fatias simuladas em paralelo. O processo de simulação apresentado é aproximadamente cinco vezes mais veloz que simulações comuns e permite a criação de um modelo onde proposições lógicas podem ser avaliadas. O uso completo desse processo espera reduzir drasticamente o tempo necessário para validação completa de um circuito.pt_BR
dc.languagePortuguêspt_BR
dc.publisherUniversidade Federal de Minas Geraispt_BR
dc.publisher.initialsUFMGpt_BR
dc.rightsAcesso Abertopt_BR
dc.subjectVerificaçãopt_BR
dc.subjectParalelizaçãopt_BR
dc.subjectNanocomputaçãopt_BR
dc.subjectAutômatos Celulares com Pontos Quânticospt_BR
dc.subjectSimulaçãopt_BR
dc.subjectQCApt_BR
dc.subject.otherParalelizaçãopt_BR
dc.subject.otherComputaçãopt_BR
dc.subject.otherNanocomputaçãopt_BR
dc.subject.otherAutômatos Celulares com Pontos Quânticos QCApt_BR
dc.titleSimulação paralela e verificação de circuitos de autômatos celulares com pontos quânticospt_BR
dc.typeDissertação de Mestradopt_BR
Appears in Collections:Dissertações de Mestrado

Files in This Item:
File Description SizeFormat 
luizhenriqueborgessardinha.pdf3.23 MBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.