Uma arquitetura para verificação de blocos de computação gráfica em hardware
Carregando...
Data
Autor(es)
Título da Revista
ISSN da Revista
Título de Volume
Editor
Universidade Federal de Minas Gerais
Descrição
Tipo
Dissertação de mestrado
Título alternativo
Primeiro orientador
Membros da banca
Luiz Fernando Etrusco Moreira
Claudionor Jose Nunes Coelho Junior
Diogenes Cecilio da Silva Junior
Claudionor Jose Nunes Coelho Junior
Diogenes Cecilio da Silva Junior
Resumo
O presente trabalho propõe, analisa e valida uma arquitetura inédita para verificação de blocos de computacão gráfica em hardware. A verificacão automática e a verificação em alto e baixo nível de abstracão são os dois pilares que dão suporte aos quatro estágios que compõe esta arquitetura. O primeiro estágio estabelece a definição e implementação de uma especificação executável em alto nível de abstracão para o bloco de computação gráfica em hardware. O segundo estágio corresponde a implementação do mesmo bloco em RTL (do Ingles, Register Transfer Level ) instanciando as assercões. Os dois últimos estágios são responsáveis pela verificacão por sub-blocos e pela verificação em nível de sistema do bloco em hardware. Para auxiliar o estágio de verificacão, este trabalho apresenta uma ferramenta para visualização gráfica da simulação em RTL (GV T) e uma ferramenta para a verificação automática em alto e baixo nível de abstração (V 2T). A validação da arquitetura foi determinada através de um estudo de caso que incluiu o projeto, a verificacão e a prototipação de um bloco de computação gráfica para uma plataforma de inspeção ótica.
Abstract
This work presents, analyzes and validates a novel verication architecture for computer graphics cores. This architecture has four stages and it is supported by two techniques: the automatic verication and the high and low level verication. The rst stage denesand implements a high level executable especication for the computer graphics core. The second stage implements the Register Transfer Level (RTL) implementation and assertions are written. The last two stages are responsible for the sub-block verication and the system level verication of the design. In order to improve the verication stage performance, this work presents a graphical tool (GV T) and a Computer Aided Design tool (V 2T) that provides automatic verication at a higher and lower level of abstraction. Finally, a case study is perfomed to validate the proposed architecture of verication. This case study includes the design, verication and prototyping of a computer graphics core for an automatic optical inpection platform.
Assunto
Arquitetura de computadores, Computação
Palavras-chave
Blocos, Computação Gráfica, Arquitetura