Please use this identifier to cite or link to this item: http://hdl.handle.net/1843/BUOS-8CTFF8
Type: Tese de Doutorado
Title: Projeto e implementação de circuitos classificadores digitais com controle da generalização baseado na regra do vizinho-mais-próximo modificada
Authors: Wilian Soares Lacerda
First Advisor: Antonio de Padua Braga
Abstract: Este trabalho de tese visa à implementação de classificadores de padrões binários em circuitos digitais de forma a se obter um sistema embutido com características de portabilidade, treinamento on-line, funcionamento em tempo real e com capacidade de generalização. O método proposto para projeto utiliza o processo de filtragem (ou seleção) dos dados de treinamento do classificador antes da síntese do circuito digital. Assim, é proposto um algoritmo de seleção mínima de amostras baseada na Regra do k Vizinho-mais-próximo (kNN), para que a fase de projeto do classificador necessite de menos recursos de armazenamento e processamento, incrementando a capacidade de generalização do circuito resultante. São apresentados alguns exemplos de projetos do classificador digital gerados a partir de dados sintéticos e dados reais. Os resultados são comparados com outras técnicas de geração do circuito classificador (Rede Neural Arti- ficial, Máquina de Vetores de Suporte) mostrando a eficácia do método proposto. Com o método de projeto proposto, obtém-se o circuito classificador com menos portas lógicas e algumas vezes com maior capacidade de generalização do que outros métodos. É apresentada uma implementação em hardware do método de geração do circuito classificador proposto. Foi adotada uma solução baseada em hardware reconfigurável em FPGA (Field Programmable Gate Array) com sistema de multiprocessamento baseado no processador NIOS II. Algumas medidas de desempenho do sistema implementado em hardware são apresentadas, evidenciando a viabilidade da implementação. Enfim, este trabalho tem como principais contribuições: um novo método de seleção de amostras baseado no kNN; duas novas métricas de distância entre padrões; um esquema de projeto de circuito digital combinatorial para operar como classificador de padrões binários com capacidade de generalização; e uma proposta de implementação em hardware/software de um sistema classificador digital.
Abstract: This work aims at the implementation of classifying binary patterns with digital circuits in order to get a embedded system with the following features: portability, on-line training, operating in real time and with capacity of generalization. The proposed method makes use of training data filtering (or selection) before digital circuit synthesis. It is proposed an algorithm for minimum selection of samples that is based on the k Nearest Neighbor Rule (kNN). This results on a reduced complexity design phase, less resources of storage and processing, and yields also a degree of generalization capacity of the resulting circuit. Some examples of designs of digital classifier circuits generated from synthetic data and real data are presented. The results are compared with others techniques such as Artificial Neural Networks and Support Vector Machines, showing the effectiveness of the proposed method. With the proposed design method, the generated circuit classifier works with less logic gates and with higher generalization capacity than some of the other methods. An implementation in hardware of the method of generation of the proposed circuit classifier is also presented. A solution based on the reconfigurable hardware in FPGA Field Programmable Gate Array with multiprocessing based on the NIOS II processor was adopted. Some measures of performance of the system implemented in hardware are presented, showing the viability of the implementation. Finally, this work has the main contributions: has proposed a new method for sample selection based on kNN; has pressented two new metrics of distance between patterns; has presented a scheme for a digital combinational circuit design working as a binary pattern classifier with generalization capacity; and has presented a proposal for the implementation of a digital classifier system in hardware/software.
Subject: Engenharia elétrica
Eletrônica digital
language: Português
Publisher: Universidade Federal de Minas Gerais
Publisher Initials: UFMG
Rights: Acesso Aberto
URI: http://hdl.handle.net/1843/BUOS-8CTFF8
Issue Date: 22-Feb-2006
Appears in Collections:Teses de Doutorado

Files in This Item:
File Description SizeFormat 
wilian_soares_lacerda.pdf2.04 MBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.