Use este identificador para citar o ir al link de este elemento:
http://hdl.handle.net/1843/ESBF-9WWQ8U| Tipo: | Dissertação de Mestrado |
| Título: | A feasible clocking scheme (USE) and a standard cells library (QCA ONE) for future quantum-dot cellular automata |
| Autor(es): | Caio Araújo Teixeira Campos |
| primer Tutor: | Omar Paranaiba Vilela Neto |
| primer Co-tutor: | Frank Sill Torres |
| primer miembro del tribunal : | Frank Sill Torres |
| Segundo miembro del tribunal: | José Augusto Miranda Nacif |
| Tercer miembro del tribunal: | Luiz Filipe Menezes Vieira |
| Cuarto miembro del tribunal: | Renato Perez Ribas |
| Resumen: | A tecnologia CMOS baseada em silício está chegado ao seu limite físico enquanto os problemas relacionados ao consumo de energia e confiabilidade crescem de forma alarmante. Com o objetivo de superar esses problemas e permitir que a densidade de componentes colocados dentro de um chip continue crescendo, várias novas tecnologias têm sido propostas nos últimos anos, como por exemplo, Single Electron Transistors, Molecular Electronics, Carbon Nanotube Transistors, etc. Autômatos Celulares com Pontos Quânticos, em inglês Quantum-dot Cellular Automata (QCA), é uma dessas tecnologias emergentes com grande capacidade de integração, alta frequência de clock e baixo consumo de energia. Em QCA, células biestáveis são conectadas localmente através de forças de efeito de campo e podem ser organizadas de forma que funções lógicas são realizadas, eliminando a necessidade de corrente elétrica. Os principais desafios para o avanço da tecnologia QCA estão relacionados com a automação do processo de desenvolvimento e a integração de fluxos já existentes. Um dos principais problemas da tecnologia QCA é o clock dos circuitos QCA. Ele é necessário para permitir o chaveamento adiabático, além da sincronização do fluxo de informação. A maioria dos circuitos QCA propostos ignoram o circuito gerador de clock, o que impossibilita que eles sejam fabricados. Alguns circuitos de clock e esquemas foram propostos, mas eles possuem limitações como caminhos de realimentação longos. Com o objetivo de superar esses problemas, um circuito e um esquema de clock universal, escalável, eficiente e de fácil fabricação é proposto neste trabalho. Este esquema de clock, chamado de USE, permite que circuitos QCA sejam criados com a maior liberdade possível e ainda evita problemas relacionados à termodinâmica. Além disso, o USE é flexível o suficiente para permitir caminhos de realimentação e um roteamento eficiente. Os resultados mostram uma redução de área de até 5 vezes e diminuição do atraso de até 3 vezes em comparação com um esquema de clock existente. A partir do USE uma biblioteca de standard cells (QCA ONE) pode ser proposta. As características do esquema de clock proposto, especialmente a possibilidade de criar fios retos e pequenos loops, permitem que diversas standard cells combinacionais ou sequenciais sejam criadas, além de favorecer o posicionamento e o roteamento dessas células. Os resultados apresentados neste trabalho são passos importantes para o futuro da fabricação dos circuitos QCA. Além de permitir o desenvolvimento de circuitos QCA robustos e algoritmos de posicionamento e roteamento eficientes, o esquema de clock aqui proposto pode ser fabricado utilizando tecnologias de fabricação conhecidas e bem estabelecidas. |
| Abstract: | Quantum-dot cellular automata (QCA) is an emergent technology, conceived in face of nanoscale limitations of CMOS circuits, with very high scale integration, very high switching frequency and very low power characteristics. In order to allow QCA technology to advance, its design process needs to be automated and must be integrated in existing flows. This work presents a universal, scalable, efficient and easily manufacturable clocking scheme (USE) and a standard cell library (QCA ONE), which are important steps towards the integration in these flows. A clocking scheme is essential for the proper functioning of QCA circuits, and thus it must facilitate the placement of logic gates and routing wires. Moreover, standard cells allow circuits to be synthesized in a more automated way by EDA tools. The results show an area reduction up to factor 5 and delay decrease by up to factor 3 in comparison with an existing advanced clocking scheme. |
| Asunto: | Esquema de clock Computação Autômatos celulares com pontos quânticos Nanotecnologia |
| Idioma: | Inglês |
| Editor: | Universidade Federal de Minas Gerais |
| Sigla da Institución: | UFMG |
| Tipo de acceso: | Acesso Aberto |
| URI: | http://hdl.handle.net/1843/ESBF-9WWQ8U |
| Fecha del documento: | 19-mar-2015 |
| Aparece en las colecciones: | Dissertações de Mestrado |
archivos asociados a este elemento:
| archivo | Descripción | Tamaño | Formato | |
|---|---|---|---|---|
| caioaraujoteixeira.pdf | 2.75 MB | Adobe PDF | Visualizar/Abrir |
Los elementos en el repositorio están protegidos por copyright, con todos los derechos reservados, salvo cuando es indicado lo contrario.