ALIAS: analog circuits abstraction for digital systems verification

Abner Luis Panho Marciano

Please use this identifier to cite or link to this item: http://hdl.handle.net/1843/ESBF-9WXGPD

Full metadata record

DC Field	Value	Language
dc.contributor.advisor1	Antonio Otavio Fernandes	pt_BR
dc.contributor.advisor-co1	Claudionor Jose Nunes Coelho Junior	pt_BR
dc.contributor.referee1	Claudionor Jose Nunes Coelho Junior	pt_BR
dc.contributor.referee2	Luigi Carro	pt_BR
dc.contributor.referee3	Andrea Iabrudi Tavares	pt_BR
dc.contributor.referee4	José Augusto Miranda Nacif	pt_BR
dc.creator	Abner Luis Panho Marciano	pt_BR
dc.date.accessioned	2019-08-12T01:51:27Z	-
dc.date.available	2019-08-12T01:51:27Z	-
dc.date.issued	2015-04-10	pt_BR
dc.identifier.uri	http://hdl.handle.net/1843/ESBF-9WXGPD	-
dc.description.abstract	The verification process of modern integrated circuits (ICs) is a complex and time-consuming task. This effort is increasingly being concentrated at the digital stages of the design flow, given its faster validation environments and higher level of abstraction. However, at digital levels, important analog components are usually either left out, poorly discretized or integrated with slow hybrid environments. This work presents ALIAS, short for analog logical-intent abstraction synthesizer, along with a new methodology for the creation of digital approximations for analog circuits, allowing the usage of such components at digital levels without the cost of hybrid settings. As a result, using various common analog circuits, abstractions synthesized using ALIAS demonstrated significant performance gains as well as a high level of accuracy.	pt_BR
dc.description.resumo	A crescente demanda por eficiência em área, consumo de energia e desempenho na indústria de circuitos integrados (CI) alinhada à crescente integração em CIs modernos, está tornando a tarefa de verificação cada vez mais complexa e demorada, consumindo até 70% do tempo de desenvolvimento de um CI. Dado que em níveis mais altos de abstração a velocidade de verificação é maior, tal esforço tende a se concentrar nos estágios digitais do fluxo de projeto, onde a maioria das falhas de um IC podem ser encontradas. Contudo, ao se verificar CIs em níveis digitais, componentes analógicos importantes são geralmente ignorados ou vagamente descritos de maneira discreta, comprometendo, assim, a qualidade do processo de validação. Quando tais componentes analógicos são incluídos na análise, eles são integrados no processo de verificação através de ambientes híbridos, os quais são lentos e ineficientes. Sendo assim, dadas as restrições de tempo usuais de um projeto de CI, a validação usando tal abordagem híbrida tende a cobrir menos estados do circuito que uma simulação puramente digital. Dessa forma, visando manter o comportamento de circuitos analógicos no ambiente de verificação, porém, sem o custo de uma verificação híbrida, nós apresentamos uma nova ferramenta, denominada ALIAS (analog logical-intent abstraction synthesizer), bem como uma nova metodologia para a criação de abstrações puramente digitais de circuitos analógicos. Para criar tais abstrações, a metologia apresentada descreve uma série de passos, desde a aquisição de dados e seu processamento até a geração do modelo digital final. Para isso, abordagens já existentes se valem do uso intensivo de métodos matemáticos e simulações analógicas. Dado que circuitos analógicos a serem integrados em CIs são geralmente verificados de maneira extensiva por profissionais em circuitos analógicos, nós propomos a reutilização de dados provenientes de tais processos. Além de delinear o comportamento de um circuito analógico através de uma perspectiva digital, o ALIAS permite a geração de abstrações com a menor quantidade de intervenção possível por parte do usuário. Como resultado, utilizando vários circuitos analógicos comuns, abstrações sintetizadas com ALIAS demonstraram um ganho considerável em desempenho, bem como um alto nível de precisão. Mais do que isso, as abstrações criadas com ALIAS escalaram de maneira linear com o crescimento do tamanho da simulação, enquanto simulações analógicas exibiram uma explosão exponencial no tempo de execução.	pt_BR
dc.language	Português	pt_BR
dc.publisher	Universidade Federal de Minas Gerais	pt_BR
dc.publisher.initials	UFMG	pt_BR
dc.rights	Acesso Aberto	pt_BR
dc.subject	Validação de circuitos	pt_BR
dc.subject	Verificação de circuitos	pt_BR
dc.subject	Abstração de circuitos analógicos	pt_BR
dc.subject.other	Circuitos integrados	pt_BR
dc.subject.other	Computação	pt_BR
dc.subject.other	Reconhecimento de padrões	pt_BR
dc.title	ALIAS: analog circuits abstraction for digital systems verification	pt_BR
dc.type	Dissertação de Mestrado	pt_BR
Appears in Collections:	Dissertações de Mestrado

Files in This Item:

File	Description	Size	Format
abnerluispanhomarciano.pdf		1.4 MB	Adobe PDF	View/Open

Show simple item record