Use este identificador para citar o ir al link de este elemento:
http://hdl.handle.net/1843/SLBS-645HZY| Tipo: | Tese de Doutorado |
| Título: | Tolerância a falhas através de escalonamento em um sistema multiprocessado |
| Autor(es): | Marcos Pego de Oliveira |
| primer Tutor: | Antonio Otavio Fernandes |
| primer Co-tutor: | Sergio Vale Aguiar Campos |
| primer miembro del tribunal : | Claudionor Jose Nunes Coelho Junior |
| Segundo miembro del tribunal: | Porfirio Cabaleiro Cortizo |
| Resumen: | Os requisitos de tolerância a falhas devem ser incluídos no projeto inicial de sistemas de tempo real, contemplando a integração de software, hardware e restrições de tempo. Existem muitos casos em que o projeto de tolerância a falhas deve ser incluído estaticamente, devido às altas taxas de dados e severas restrições de tempo. Sistemas que exigem alta segurança necessitam de técnicas formais de prova para garantir que os requisitos de tolerância a falhas serão cumpridos. Novas abordagens onde os sistemas podem prever que as restrições de tempo serão violadas permitem que decisões sejam tomadas antes que uma pane ocorra. Priorizar tarefas em sistema de tempo real é um problema pertencente à classe NP-Hard.Várias alternativas para resolver este problema já foram propostas. Neste trabalho, investiga-se a possibilidade de se obter um nível mais alto de tolerância à falhas com a integração de alguns trabalhos correlatos. Este trabalho apresenta técnicas para melhorar a capacidade de tolerância a falhas de sistemas de tempo real incorporando redundância de tempo, redundância de processadores e protocolos de comunicação em tempo real e tolerantes a falhas. A principal meta é garantir os requisitos de tolerância a falhas para sistemas de tempo real multiprocessados. As ferramentas utilizadas para otimizar estes requisitos de tolerância a falhas são a escalonabilidade de tarefas e a redundância de tempo.Este trabalho, em complemento a uma abordagem teórica, foi desenvolvido utilizando uma implementação composta de um sistema multiprocessado com CPUs DSP interconectadas por um barramento CAN. A pesquisa leva em consideração o overhead introduzido pelo protocolo de comunicação de tempo real tolerante a falhas. |
| Asunto: | Tolerancia a falhas Computação Arquitetura de computador |
| Idioma: | Português |
| Editor: | Universidade Federal de Minas Gerais |
| Sigla da Institución: | UFMG |
| Tipo de acceso: | Acesso Aberto |
| URI: | http://hdl.handle.net/1843/SLBS-645HZY |
| Fecha del documento: | 27-feb-2004 |
| Aparece en las colecciones: | Teses de Doutorado |
archivos asociados a este elemento:
| archivo | Tamaño | Formato | |
|---|---|---|---|
| marcos_pego.pdf | 4.29 MB | Adobe PDF | Visualizar/Abrir |
Los elementos en el repositorio están protegidos por copyright, con todos los derechos reservados, salvo cuando es indicado lo contrario.