Use este identificador para citar ou linkar para este item:
http://hdl.handle.net/1843/SLBS-645HZY| Tipo: | Tese de Doutorado |
| Título: | Tolerância a falhas através de escalonamento em um sistema multiprocessado |
| Autor(es): | Marcos Pego de Oliveira |
| Primeiro Orientador: | Antonio Otavio Fernandes |
| Primeiro Coorientador: | Sergio Vale Aguiar Campos |
| Primeiro membro da banca : | Claudionor Jose Nunes Coelho Junior |
| Segundo membro da banca: | Porfirio Cabaleiro Cortizo |
| Resumo: | Os requisitos de tolerância a falhas devem ser incluídos no projeto inicial de sistemas de tempo real, contemplando a integração de software, hardware e restrições de tempo. Existem muitos casos em que o projeto de tolerância a falhas deve ser incluído estaticamente, devido às altas taxas de dados e severas restrições de tempo. Sistemas que exigem alta segurança necessitam de técnicas formais de prova para garantir que os requisitos de tolerância a falhas serão cumpridos. Novas abordagens onde os sistemas podem prever que as restrições de tempo serão violadas permitem que decisões sejam tomadas antes que uma pane ocorra. Priorizar tarefas em sistema de tempo real é um problema pertencente à classe NP-Hard.Várias alternativas para resolver este problema já foram propostas. Neste trabalho, investiga-se a possibilidade de se obter um nível mais alto de tolerância à falhas com a integração de alguns trabalhos correlatos. Este trabalho apresenta técnicas para melhorar a capacidade de tolerância a falhas de sistemas de tempo real incorporando redundância de tempo, redundância de processadores e protocolos de comunicação em tempo real e tolerantes a falhas. A principal meta é garantir os requisitos de tolerância a falhas para sistemas de tempo real multiprocessados. As ferramentas utilizadas para otimizar estes requisitos de tolerância a falhas são a escalonabilidade de tarefas e a redundância de tempo.Este trabalho, em complemento a uma abordagem teórica, foi desenvolvido utilizando uma implementação composta de um sistema multiprocessado com CPUs DSP interconectadas por um barramento CAN. A pesquisa leva em consideração o overhead introduzido pelo protocolo de comunicação de tempo real tolerante a falhas. |
| Assunto: | Tolerancia a falhas Computação Arquitetura de computador |
| Idioma: | Português |
| Editor: | Universidade Federal de Minas Gerais |
| Sigla da Instituição: | UFMG |
| Tipo de Acesso: | Acesso Aberto |
| URI: | http://hdl.handle.net/1843/SLBS-645HZY |
| Data do documento: | 27-Fev-2004 |
| Aparece nas coleções: | Teses de Doutorado |
Arquivos associados a este item:
| Arquivo | Tamanho | Formato | |
|---|---|---|---|
| marcos_pego.pdf | 4.29 MB | Adobe PDF | Visualizar/Abrir |
Os itens no repositório estão protegidos por copyright, com todos os direitos reservados, salvo quando é indicado o contrário.