Please use this identifier to cite or link to this item: http://hdl.handle.net/1843/SLBS-645HZY
Full metadata record
DC FieldValueLanguage
dc.contributor.advisor1Antonio Otavio Fernandespt_BR
dc.contributor.advisor-co1Sergio Vale Aguiar Campospt_BR
dc.contributor.referee1Claudionor Jose Nunes Coelho Juniorpt_BR
dc.contributor.referee2Porfirio Cabaleiro Cortizopt_BR
dc.creatorMarcos Pego de Oliveirapt_BR
dc.date.accessioned2019-08-12T03:56:48Z-
dc.date.available2019-08-12T03:56:48Z-
dc.date.issued2004-02-27pt_BR
dc.identifier.urihttp://hdl.handle.net/1843/SLBS-645HZY-
dc.description.resumoOs requisitos de tolerância a falhas devem ser incluídos no projeto inicial de sistemas de tempo real, contemplando a integração de software, hardware e restrições de tempo. Existem muitos casos em que o projeto de tolerância a falhas deve ser incluído estaticamente, devido às altas taxas de dados e severas restrições de tempo. Sistemas que exigem alta segurança necessitam de técnicas formais de prova para garantir que os requisitos de tolerância a falhas serão cumpridos. Novas abordagens onde os sistemas podem prever que as restrições de tempo serão violadas permitem que decisões sejam tomadas antes que uma pane ocorra. Priorizar tarefas em sistema de tempo real é um problema pertencente à classe NP-Hard.Várias alternativas para resolver este problema já foram propostas. Neste trabalho, investiga-se a possibilidade de se obter um nível mais alto de tolerância à falhas com a integração de alguns trabalhos correlatos. Este trabalho apresenta técnicas para melhorar a capacidade de tolerância a falhas de sistemas de tempo real incorporando redundância de tempo, redundância de processadores e protocolos de comunicação em tempo real e tolerantes a falhas. A principal meta é garantir os requisitos de tolerância a falhas para sistemas de tempo real multiprocessados. As ferramentas utilizadas para otimizar estes requisitos de tolerância a falhas são a escalonabilidade de tarefas e a redundância de tempo.Este trabalho, em complemento a uma abordagem teórica, foi desenvolvido utilizando uma implementação composta de um sistema multiprocessado com CPUs DSP interconectadas por um barramento CAN. A pesquisa leva em consideração o overhead introduzido pelo protocolo de comunicação de tempo real tolerante a falhas.pt_BR
dc.languagePortuguêspt_BR
dc.publisherUniversidade Federal de Minas Geraispt_BR
dc.publisher.initialsUFMGpt_BR
dc.rightsAcesso Abertopt_BR
dc.subjectTolerância a falhaspt_BR
dc.subject.otherTolerancia a falhaspt_BR
dc.subject.otherComputaçãopt_BR
dc.subject.otherArquitetura de computadorpt_BR
dc.titleTolerância a falhas através de escalonamento em um sistema multiprocessadopt_BR
dc.typeTese de Doutoradopt_BR
Appears in Collections:Teses de Doutorado

Files in This Item:
File SizeFormat 
marcos_pego.pdf4.29 MBAdobe PDFView/Open


Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.